VHDL code for Inverter Gate

library IEEE;

use IEEE.std_logic_1164.all;

ENTITY inv IS

    PORT(

            i1:IN BIT;

            o1:OUT BIT);

    END inv;

    

ARCHITECTURE single_delay OF inv IS

    BEGIN 

        o1<=not(i1) after 5ns;

    END single_delay;